Схемотехника ЭВМ

by Deus Vult
Схемотехника ЭВМ

1. Как определяются коэффициенты отражения от начала и конца длинной линии? 

,  

КК - коэффициент отражения от конца линии; 

КН - коэффициент отражения от начала лини;

ZГ - внутреннее сопротивление генератора напряжения;

ZН - резистор с сопротивлением 

Z0 - волновое сопротивление линии 

2. Чему должно быть равно эквивалентное входное сопротивление нагрузки для ее согласования с длинной линией передачи?


определяется только напряжением генератора, его выходным сопротивлением и сопротивлением нагрузки, как следует из эквивалентной схемы

3. Сколько двухвходовых элементов «Сумматор по модулю два» понадобится для реализации 8-ми разрядной схемы контроля четности?

7

4. Какое максимальное число может быть получено на выходах четырехразрядного двоичного сумматора?

31=11111 (перенос + 4 разряда)

5. Двоичному коду какого числа будет соответствовать комбинация управляющих сигналов 101 на входах дешифратора 3→8?

32 = 00100000

6. Какая выходная кодовая комбинация будет соответствовать двоичному коду 1 1 0 (Х2 Х1 Х0) на входах полного дешифратора?

110(2)=6(10) 2*6=64=01000000

7. Какая из структур дешифраторов обладает максимальным быстродействием?

Линейная

8. Какое устройство требуется использовать, чтобы его входной и выходной коды были связаны соотношением NВЫХ=2N?

Aлy, сумматор, сдвиговый регистр

9. Чему равен сигнал суммы S0 в полном одноразрядном двоичном сумматоре, если А0=0, В0=1, С0=1 ?

С1 - 1, SO = 0

10. Каким будет результат обработки в накапливающем четырехразрядном сумматоре последовательности чисел 6-8-7?

6+8+7=21=10101, 4разряда справа 0101=5

11. Чему равна разрядность произведения двух чисел с разрядностями m и n?

m + n

12. В какое состояние перейдет RS триггер при подаче комбинации сигналов R=0, S=1 ?

1

13. Какой вид имеет функция возбуждения JK триггера?

JK = Q*нe К + не Q*J

14. В какое состояние перейдет Е триггер при подаче комбинации сигналов R=S=1 ?

Q, сохранит свое состояние

15. С чем необходимо соединить информационный вход синхронного D – триггера для его преобразования в счетный?

С инверсным выходом

16. Если время задержки срабатывания JK триггера 20 нС, какими будут максимальные частоты входного сигнала для 4-х разрядного синхронного и асинхронного счетчиков?

1/20нс = 5*10*7 Гц=50МГц >4 = 12,5МГц Синхронный: 50 МГц, Асинхронный: 12,5 МГц

17. Какой сигнал надо подать на информационный вход регистра сдвига для построения кольцевого счетчика и счетчика Джонсона?

Кольцевой счетчик Q3 (последнийразряд выхода) на D

Счетчик Джонсона HeQ3 (последний разряд выхода) на DI

18. Какие комбинации являются нерабочими для четырехразрядного кольцевого счетчика и счетчика Джонсона?

К: 0000 0011 0101 0110 0111 1001 1010 1011 1100 1101 1110 1111

Д: 0010 0100 0101 0110 1001 1010 1011 1101

19. Во сколько раз возрастет модуль счета двоичного счетчика, если количество его разрядов увеличить на три?

2*3=8

20. Сколько триггеров понадобится для построения счетчика с модулем 36 и сколько у него будет нерабочих состояний?

6 и 64-36=28 нерабочих состояний

21. Счетчик с каким модулем счета можно создать на шести триггерах?

2*6=64

22. На вход счетчика с модулем М поступило К импульсов. Какому числу соответствует выходной код его состояния?

Остатку от деления К на М.

23. Сколько нерабочих состояний у четырехразрядных счетчиков - Джонсона и кольцевого?

Джонсона: 8; Кольцевой: 12.

24. Работе какого счетчика соответствует последовательность смены состояний 11-10-01-00 разрядов ?

Двоичный вычитающий счетчик с модулем 4

25. Какой вид имеет последовательность смены состояний разрядов  двухразрядного счетчика Джонсона?

00 01 11 10

26. Какое из устройств может быть непосредственно использовано в качестве делителя частоты на 5?

Кольцевой счетчик с модулем счёта 5 (джонсона и двоичный нельзя)

27. Какой коэффициент деления частоты у трехразрядного счетчика Джонсона?

f = F/2n = F/(2*3) = 6

28. К какому виду относится счетчик с графом переходов 1-2-4-8 ?

Кольцевой суммирующий

29. Какой вид имеет в десятичном коде последовательность смены состояний вычитающего счетчика с модулем 6?

5 -> 4 -> 3 -> 2 -> 1 ->0-> 5

30. Как работают физические модули ОЗУ в многобанковой и многоканальной памяти?

Многобанковая: Память физически разбивается на несколько банков (блоков), считывание происходит поочерёдно из каждого банка. Выходные данные на шину подаются несколько раз за такт, одновременно считываются несколько элементов и через мультиплексирование подаются на выход плюс выборка данных в одном банке совмещена с установкой адреса в другом, следовательно частота следования данных в 2 раза больше.

Многоканальная: Адресное пространство разбивается на две части, работающихпараллельно и подаётся сначала первая, а потом вторая часть. Многоканальная память аналогична, но здесь осуществляется коммутация внешних данных модулей и используется внешний мультиплексор (коммутатор, работающий на частоте в 2 раза больше частоты системной шины данных).

31. Дешифраторы какой разрядности потребуются для организации запоминающего устройства, емкостью 1К со структурой 3D?

Структура З Опредполагает организацию памяти в виде матрицы с двумя дешифраторами - для строк и столбцов. Дчя ёмкости накопителя М число выходов каждого дешифратора - корень из М.

Т.е. корень(1024)=32=2*5 => Разрядность дешифратора — 5 5—>32

32. Сколько внешних линий, включая питание, требуется для обеспечения работы стандартного ОЗУ емкостью 1К×4 с однотактной адресацией и совмещенной шиной данных и ОЗУ емкостью 4К×1 с двухтактной адресацией и раздельной шиной данных?

1Кх4: (4+6)адрес +4 данные +2 питание +2управление (WR,CS) = 18 

4Kxl: 6 адрес +2 данные +2 питание +2 управление (WR,CS) f CAS + RAS = 14

33. Каким будет среднее время чтения данных при пакетном цикле 5-3-1-1 и длительности такта 20 нС ?

5+3+1+1=10 20нс*10=200нс 200/4= 50нс

34. Как соотносятся частота ядра и шины в памяти DDRII и чему равна частота ядра динамической памяти DDRII 400?

Fш=4Fя, m.e.1 к 4

100МГц

35. Как должны располагаться данные в накопителе для обеспечения режима FPM DRAM, и при организации пакета в синхронной памяти?

Данные должны быть организованы построчно (странично), в соседних ячейках

36. Каким образом осуществляется стирание информации в памяти с ЛИЗМОП транзисторами?

Облучение поверхности затвора ультрофиолетовым светом достаточной интенсивности. Тк. отдельные ячейки слишком маленькие, облучают (стирают) весь кристалл

37. Какие транзисторы используются для построения FLASH памяти?

 Двузатворные ЛИЗМОП (полевые) транзисторы

May 23, 2018