Фазовый троичный сумматор

Рис.1 Фазовая кодировка суммы двух одноразрядных ФТЧ

На рисунке 1 представлена фазовая диаграмма результата сложения двух одноразрядных фазовых троичных чисел (ФТЧ).

Первая подтаблица - представление суммы в троичной системе счисления арабскими цифрами.

Вторя подтаблица - амплитуды суммы ФТЧ (нормированные относительно максимальной амплитуды - A).

Третья подтаблица - фазы суммы ФТЧ.

Вспомогательная тригонометрия 1

Вспомогательная тригонометрия 2

Экспериментальная схема на полевом транхисторе.

На R2,R3 собран делитель напряжения для удобства понимания осциллограммы: Троичные числа: 0В = 0, V5/2 = 1, V5 = 2. Данные уровни напряжения отображены на осциллограмме в виде желтой линии, благодаря которой можно наблюдать моменты переключения суммируемого ФТЧ, поступающего через S2.

Итого: V1 - первое слагаемое, S2 - второе слагаемое. Результат снимается со стока Q1. Q2 включен экспериментально.

🔴 - эталонный сигнал со сдвигом 0°
🔵 - первое слагаемое (ФТЧ на затворе Q1)
🟡 - амплитудно-кодированное второе слагаемое (ФТЧ, поступающее через S2)
🟢 - результат суммы двух ФТЧ (сток Q1)

0°+[0°,120°,240°]

120°+[0°,120°,240°]

240°+[0°,120°,240°]

На осциллограммах видно, что 🔵 сигнал отстаёт от красного на V1 градусов.
Видно, что при совпадении фаз слагаемых отсутствует отклик 🟢.

Все вычисления выполняются за 1 период синусоидального сигнала, то есть - за 1 такт. ВЧ гармоник относительно амплитудной кодировки существенно меньше. ФТЧ гипотетически могут позволить уменьшить потребление процессора по сравнению с импульсными процессорами.

Дальнейший ход работы предполагает создание ФТЧ сумматора с переполнением.